
4.34 虚拟存储器——页式虚拟存储器访问流程

考纲定位：计算机组成原理 · 第 4 章 存储器（4.34） | 重要度 ★★★★★ | 常见考法：大题（页命中/缺页、页表 + Cache 的访问次数、最坏情况）

一句话核心：先查页表得到物理地址，再访问 Cache/主存；页表项可能在 Cache 中，数据也可能在 Cache 中，两者都命中时只需 2 次 Cache 访问、0 次主存访问

一、访问流程

1.1 页面命中



❶ CPU给出一个虚拟地址，由MMU负责对该虚拟地址进行转换。

❷ MMU利用页表基址寄存器PTBR和该虚拟地址中的虚拟页号部分生成页表项地址，通过页表项地址访问主存中的相应页表项。

❸ 主存给MMU返回页表项。

❹ 若页表项中“有效位”为1，则表明该页表项所对应的虚拟页已从辅存调入主存、页表项中“存放位置”字段存放的是物理页号，用物理页号与虚拟地址中页内偏移部分构造出物理地址，通过物理地址访问主存中的相应数据。

❺ 主存给CPU返回数据。


步骤

1. CPU 给出虚拟地址
2. MMU 用 PTBR + VPN 找到页表项
3. 页表项有效，取出 PPN
4. 物理地址 = PPN + Offset
5. 用物理地址访问 Cache/主存
6. 数据返回 CPU

易错

- 页表项有效只表示“页在主存”，不表示“数据在 Cache”
- 页表本身可能在 Cache 中，也可能在主存
- 物理地址的 Offset 与虚拟地址 Offset 相同

1.2 页面缺失



步骤

1. 页表项有效位为 0 → 缺页异常
2. OS 从辅存找到该页
3. 调入主存空闲页框
4. 更新页表项（PPN、有效位）
5. 重新执行触发缺页的指令

易错

- 缺页是异常，不是中断；处理后重新执行当前指令
- 缺页处理可能触发页面置换
- 缺页代价远大于 Cache 缺失

1.3 例题

【2019年 题14】下列关于缺页处理的叙述中，错误的是（D）。


A. 缺页是在地址转换时CPU检测到的一种异常

B. 缺页处理由操作系统提供的缺页处理程序来完成

C. 缺页处理程序根据页故障地址从外存读入所缺失的页

D. 缺页处理完成后回到发生缺页的指令的下一条指令执行

解析



❶ CPU给出一个虚拟地址，由MMU负责对该虚拟地址进行转换。

❷ MMU利用页表基址寄存器PTBR和该虚拟地址中的虚拟页号部分生成页表项地址，通过页表项地址访问主存中的相应页表项。

❸ 主存给MMU返回页表项。

❹ 若页表项中的“有效位”为0，则表明所访问的页面不在主存中，MMU触发一次异常，调用操作系统内核中的缺页异常处理程序。

❺ 若主存中相应的页表已满，则需要根据替换算法确定哪个页面被替换。如果该页面的脏位为1，则把该页面调出到磁盘，否则直接丢弃。

❻ 缺页处理程序从磁盘调入新的页面到主存，并更新相应的页表项。

❼ 缺页处理程序返回到原来的进程，该进程中之前引起缺页的指令会重新启动，这次执行就不会缺页了，按之前介绍的页面命中情况的步骤❷~❺执行。

考什么：地址转换 + 页命中/缺页判断 **常见错因**


- 忘记查页表
- 有效位判断错误
- 缺页后继续执行下一条

解题模板

1. 拆 VPN/Offset
2. 查页表项
3. 有效 → 拼物理地址；无效 → 缺页
4. 按物理地址访问 Cache/主存

二、结合 Cache 的页式虚拟存储器访问流程

2.1 最理想情况



条件

- 页表项在 Cache 中命中
- 数据也在 Cache 中命中


访问次数

- 访问页表项：1 次 Cache 访问
- 访问数据：1 次 Cache 访问
- 主存访问：0 次
- 总时间：2 次 Cache 访问

易错

- “0 次访存”应说“0 次主存访问”，不是“0 次 Cache 访问”
- 页表项在 Cache 中命中，不等于 TLB 命中
- 最理想情况仍需 2 次 Cache 访问

2.2 比较糟糕的情况



条件

- 页表项在 Cache 中缺失
- 数据在 Cache 中缺失


访问次数

- 访问页表项：1 次主存访问
- 访问数据：1 次主存访问
- 主存访问：2 次

易错

- 页表项和数据各一次主存访问，不要合并
- 若页表项缺失但数据命中，则只有 1 次主存访问

2.3 最糟糕的情况



条件

- 页表项缺失且页不在主存（缺页）
- 数据也不在 Cache

访问次数

- 缺页处理：访问辅存
- 页表更新
- 重新执行后再访问 Cache/主存
- 总时间 = 缺页处理 + 正常访问

易错

- 缺页是最坏情况，代价远大于 Cache 缺失
- 缺页处理后要重新执行，不能只算一次访问
- 页表项可能在 Cache 中，也可能在主存；题目会明确

三、总结

情况	页表项	数据	主存访问	说明
最理想	Cache 命中	Cache 命中	0	2 次 Cache 访问
较好	Cache 命中	Cache 缺失	1	数据从主存调入
较差	Cache 缺失	Cache 命中	1	页表项从主存取
较差	Cache 缺失	Cache 缺失	2	两次主存访问
最坏	缺页	任意	辅存	需 OS 处理

提炼

- 页表访问和数据访问是两次独立的访存
- Cache 命中可以减少主存访问，但不能消除页表查询
- TLB 的作用是减少页表查询，见下一节

知识关联：页表（4.33 虚拟存储器——地址映射和页表）；TLB（4.35 虚拟存储器——使用快表（TLB）加速地址转化）；TLB+Cache 流程（4.36 虚拟存储器——基于TLB、Cache的访问流程）；Cache 读写（4.22 Cache——读写流程）